基于碼密度法的FPGA進位鏈時延標定

作者：蔡東東,何在民,劉正陽,樊戰友,武文俊

摘要：現場可編程門陣列(FPGA)內部專用進位鏈資源可應用于時間數字轉換(TDC)的高精度測量。各級專用進位鏈的延遲時間很小,一般量級為數十皮秒至一百多皮秒。基于FPGA實現TDC精密測量要解決的一個核心問題是如何精確標定各級進位鏈的延遲時間,碼密度法是實現延遲時間標定行之有效的手段之一。基于EP2S60F1020C4芯片,通過向進位鏈輸入基準時鐘周期范圍內大量的隨機脈沖,經統計處理得到每一級進位鏈單元的延遲時間。測試表明,延遲時間測量的分辨率為42.6ps。

發文機構：中國科學院國家授時中心 中國科學院時間頻率基準重點實驗室 中國科學院大學

關鍵詞：現場可編程門陣列時間數字轉換碼密度法時間間隔測量專用進位鏈field-programmable gate array (FPGA)time-to-digital conversion (TDC)code density methodtime interval measurementdedicated carry chain

分類號： TN492[電子電信—微電子學與固體電子學]